PICTURE ELEMENT DENSITY CONVERSION SYSTEM

Publication number: JP1047167

Publication date:

1989-02-21

Inventor:

TSUDA YUKIO

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

H04N1/387; G06T3/40; H04N1/387; G06T3/40; (IPC1-

7): H04N1/387


- European:

Application number: JP19870203401 19870818 Priority number(s): JP19870203401 19870818

Report a data error here

Abstract of JP1047167

PURPOSE:To obtain a picture with high quality and reproducibility by designating a location of a picture element interleaved or added in plural picture elements in response to a random number generated by a random number generating means so as to attain picture element density convention without causing deterioration in the picture even in case of a dither picture. CONSTITUTION:At the time of interleaving one picture element per each 4 picture elements for example, a random pulse RP is generated at its indefinite position for 4 clocks from a random number generating circuit 21, an interleaved latch clock LCK' is outputted from a gate circuit 22 and fed to a latch circuit 4. Thus, the binary picture data DS outputted from a binarization circuit 3 is latched by the circuit 4, then the picture element is interleaved corresponding to the clock LCK' and the data DS is interleaved by each 4 picture elements. Thus, at the time of recording the picture data LDS' interleaved in this way by a line memory 6, the dither pattern is changed irregularly and no longitudinal stripe pattern noise is caused in the reproduced picture. That is, the deterioration in the picture quality is suppressed and the reproduced picture with high quality and reproducibility is obtained.



Data supplied from the esp@cenet database - Worldwide

⑩ 公 開 特 許 公 報 (A) 昭64-47167

(5) Int Cl. 4

識別記号

庁内整理番号

43公開 昭和64年(1989)2月21日

H 04 N 1/387 101

8420-5C

審査請求 未請求 発明の数 1 (全5頁)

69発明の名称

画素密度変換方式

创特 頭 昭62-203401

願 昭62(1987)8月18日 22出

四発 明 者 H

東京都日野市旭が丘3丁目1番地の1 株式会社東芝日野

工場内

株式会社東芝 願人 ①出

神奈川県川崎市幸区堀川町72番地

弁理士 鈴江 武彦 外2名 個代 理 人

1. 発明の名称

画 % 密 度 変 换 方 式

2. 特許請求の範囲

画米化された画データを所定の複数画素毎に この複数画業よりも少数の一定画業ずつ間引くか または追加することにより画像の画業密度を変換 する画業密度変換方式において、乱数を発生する 乱数発生手段と、この乱数発生手段により発生さ れる乱数に応じて前記所定の複数画案中における 間引きまたは追加する画案の位置を指定する画案 密度変換手段とを具備したことを特徴とする画案 密度变换方式。

3. 発明の詳細な説明

「発明の目的]

(産業上の利用分野)

本発明は、例えばファクシミリ装置において 画 データの 画 素密度を変換する方式の改良に関す る。

(従来の技術)

ファクシミリ装置等で使用される画像読取装 置および記録装置は機種に応じて画業密度が異な る場合があり、この場合には画像の読取り後また は記録前に画データの画案密度を変換する必要が ある。例えば、主走査方向の画案密度が16dot / 融の画データを画案密度 8 dot / ma の記録装置に 記録させるためには2画紫毎に1画索を間引く必 要があり、同様に16dot / mmの画データを画楽密 度400ppi(pel per inch)の記録装 置で記録させるためには63画素毎に1画素を聞引 く必要がある。これに対し、反対に18dot /mgの 画データを画素密度が 8 dot / mgの記録装置に記 録させるためには1頭素毎に1画米を追加する必 要があり、また400pplの画データを16dot / mmの 記録装置に記録させるためには62画紫毎に1画素 を追加する必要がある。

第5図はこのような画案密度変換手段を備えた ファクシミリ装置の構成の一例を示すもので、続 取走査部1により読収られた画信号は先ず増幅器

2で増幅されたのち二値化回路3で二値化され、 しかるのちラッチ回路4で1画素ずつラッチされ る。ここで、このラッチ回路4のラッチ用クロッ ク L C K には、画楽密度変換回路 1 0 から出力さ れるクロックが使用される。すなわち、この画素 密度変換回路10は分周器11およびゲート回路 12からなり、クロック発生回路5から発生され たクロックCKを分周器11の分周出力GSに従 ってゲート回路12でゲート制御し、これにより クロックCKを一定ビット間隔で間引いてこのク ロックをラッチ用クロックLCKとしてラッチ回 路4に供給する。このため、二値化画データDS はラッチ回路4でラッチされる際に上記ラッチ用 クロックLCKに従って一定間隔で画素が間引か れる。すなわち、画楽密度の変換が行なわれる。 そうしてラッチ 回路 4 からラッチ 出力された二値 化画データLGSはラインメモリ6に一旦記憶さ れたのち伝送制御部7に導びかれ、ここで符号化 等が行なわれたのち通信回線8へ送出される。こ のような構成であるから、例えば分周器11の分

様のノイズが現われて画質が劣化する問題があった。

(発明が解決しようとする問題点)

以上のように従来の方式は、ディザ画データに従来の方式は、ディザ画データにはないなり、大切合に再生の劣化はあり、大変をして、一つの場合を生じるという問題点を有するもので、本質の分にはいるに、ないでは、いるのである。

[発明の構成]

(問題点を解決するための手段)

本発明は、画業化された画データを所定の復数画案毎にこの複数画素よりも少数の一定画業ずつ間引くかまたは追加することにより画像の画業密度を変換する画業密度変換方式において、第1 図に示す如く乱数を発生する乱数発生手段Aと、画業密度変換手段Bとを確え、この画業密度変換 手段Bにより、上記乱数発生手段Aで発生される 乱数に応じて上記所定の複数画素中における聞引 きまたは追加する画案の位置を指定するようにし たものである。

(作用)

この結果、所定画素毎に間引きまたは追加される画素の位置は乱数により指定されることになるので、画素が間引きまたは追加される位置はランダムになって周期性はなくなり、これにより縦縞模様等のノイズの発生は低減されて画質の劣化は抑えられる。

(実施例)

第2図は、本発明の一実施例における画業密度変換方式を適用したファクシミリ装置の構成を示す回路ブロック図である。尚、同図において前記第5図と同一部分には同一符号を付して詳しい説明は省略する。

この装置には、乱数発生回路 2 1 とゲート回路 2 2 とからなる画案密度変換回路 2 0 が設けてある。このうち乱数発生回路 2 1 は、クロック発生 回路5から発生されるクロックCKに同期して、
nビット毎にM系列のランダムパターンからなる
パルスを発生するもので、このランダムパルルス
RPをゲート制御信号としてゲート回路22に供
給する。ゲート回路22は、クロック発生回路5
から発生されるクロックCKを上記ランダムパル
スRPに従ってゲート制御し、このゲート制御し
たクロックをラッチ用クロックLCK'としてラッチ回路4に供給する。

このような構成であるから、いま仮に4 画素毎に1 画素を間引くものとすると、乱数発生回路2 1 からは第 3 図に示す如く4 クロック毎生にそれの中の不定位置でランダムパルスRPが発生 位置でランダムパルスRPが発生 位置に対した に応じてゲート回路2 2 から 発生 位置に対 立るクロックが 間引かれたラッチ 回路4 に供給 このにめ、二値化回路3 から出力されたにでに、データDSは、ラッチ回路4でラッチされたのに、ナニラッチ用クロックLCK′の間引かれたクロ

ない。例えば、上記実施例ではラッチ回路4にお いて二値化画データDSの画案の間引きを行なっ たが、ラインメモリ6に二値化画データDSを記 低する際に画案を聞引くようにしてもよい。また、 前記実施例では画業を間引く場合を例にとって説 明したが、画案を追加する場合にも同様に適用で きる。この場合は、画案の追加位置を乱数発生回 路21から発生されるランダムパルスにより指定 すればよい。さらに前記実施例では、主走査方向 について画業密度の変換を行なう場合について説 明したが、副走査方向について適用してもよい。 また画業密度の変換は、送信側で伝送前に行なう 以外に伝送後に受信側で記録前に行なうようにし てもよい。その他、画案密度の変換比率や乱数発 生手段および画案密度変換手段の構成等について も、本発明の要旨を逸脱しない範囲で種々変形し て実施できる。

[発明の効果]

以上詳述したように本発明によれば、乱数発 生手段と、 画 ※ 密皮変換手段とを備え、この 画素 ックの位置に対応する画案が間引かれる。例えば第3 図の場合には、LDS′に示すように2 引動 番目がそれぞれ 間引かれる。すなわち、二値化画データDSは4 画素 るになる。したがって、この様に間引かれた二 値をです。したなることになるです。でものでより、これにいるのではくりには 縦横横の ノイズは 発生しない。 第4 図はその再生画像の一例を示すものである。

このように本実施例であれば、乱数発生回路
2 1 から発生されるランダムバルスに従ってラン
ダムに画素を間引きするようにしたので、この間
引きによりディザ画像のディザパターンは不規則
に変化することになり、これにより再生画像に周
切的な縦縞模様のノイズが発生する不具合は防止
される。したがって、画質の劣化は抑制され、高
品質で再現性の高い再生画像を得ることができる。


尚、本発明は上記実施例に限定されるものでは

密皮変換手段により、上記乱数発生手段で発生される乱数に応じて上記所定の複数画案中における 間引きまたは追加する画案の位置を指定するようにしたことによって、ディザ画像に対してもも 画質の劣化を生じることなく画楽密度変換を行なる画楽密度変換方式を提供するとかできる。


4. 図面の簡単な説明

 像の一例を示す模式図である。


A … 乱数発生手段、 B … 画紫密度変換手段、 1 … 読取走査部、 2 … 増幅器、 3 … 二値化回路、 4 … ラッチ回路、 5 … クロック発生回路、 6 … ラインメモリ、 7 … 伝送制御部、 8 … 通信回路、 2 0 … 画 紫密度変換回路、 2 1 … 乱 数発生回路、 2 2 … ゲート回路、 C K … クロック、 R P … ラングムパルス、 L C K ′ … ラッチ用クロック、 D S … 二値化画データ、 L D S ′ … 画 紫密度変換の二値化画データ。




出願人代理人 弁理士 鈴 江 武 彦



第 4 図





-430-

